NotesNotes要点

• Instruction Set Architecture (ISA) optimized for zkVMs to enhance ZK proof efficiency
• No general-purpose registers; directly accesses RAM via stack offsets to reduce instruction count
• Modular design; base version consists of specified chipset components
• Harvard architecture, 32-bit little-endian, with only FP and PC as special-purpose registers
• Interacts externally via read-only input and write-only output tapes, ideal for blockchain verifiable computation
• Compared to RISC-V, significantly reduces SNARK proving overhead and improves performance

• 专为zkVM设计的指令集架构（ISA），优化零知识证明执行效率
• 无通用寄存器，直接通过栈偏移访问RAM，减少指令数量
• 模块化设计，基础版本由指定芯片组构成
• 哈佛架构，32位小端序，仅含FP和PC两个专用寄存器
• 通过输入/输出带与外部交互，适合区块链可验证计算场景
• 相比RISC-V，显著降低SNARK证明开销，提升性能

• ZK proofの効率を向上させるためのzkVMに最適化されたInstruction Set Architecture (ISA)
• 汎用レジスタを持たず、命令数を削減するためにスタックオフセット経由で直接RAMにアクセスする
• モジュール設計；ベースバージョンは指定されたチップセットコンポーネントで構成される
• Harvardアーキテクチャ、32ビットリトルエンディアン、FPとPCのみを特殊用途レジスタとする
• 読み取り専用の入力テープと書き込み専用の出力テープ経由で外部と相互作用し、ブロックチェーン検証可能な計算に理想的
• RISC-Vと比較して、SNARKの証明オーバーヘッドを大幅に削減しパフォーマンスを向上させる